# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-222262

(43)Date of publication of application: 02,10,1986

(51)Int.CI.

H01L 29/78 G11C 17/00 H01L 27/10 H01L 31/14

(21)Application number: 60-062102

00 00 4005

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


28.03.1985

(72)Inventor: USAMI TOSHIRO

# (54) SEMICONDUCTOR PICTURE MEMORY DEVICE

# (57)Abstract:

PURPOSE: To obtain a simple device in which electric writing is not required, by providing a light path, which penetrates a floating gate and a control gate and reaches the surface of a substrate, injecting electrons into the floating gate in correspondence with the intensity of light, which is projected on the substrate surface through said light path, changing the threshold voltage, and storing the picture information. CONSTITUTION: A specified bias voltage is applied across source and drain regions 24 and 25. Under the state where a high voltage, e.g., +15V, is applied to a control electrode 29, light is projected. Then pairs of electrons and holes are generated in a substrate 21 by the projected light. The electrons among them are captured by a floating gate 27. At this time, the threshold voltage of this memory cell is increased from the original low value. Meanwhile, when the light is not projected, the pairs of the electrons and the holes are not generated, and the threshold voltage of the memory



cell remains at the original low value. Therefore, e.g., the state where the threshold voltage is increased is specified as a '1' level; and the state where the voltage is not changed from the original level is specified as a '0' level. When the light including the picture information is projected on the memory cell array of the memory device, the picture information is stored in each memory cell as the information of the '1' level or the '0' level.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

#### 9日本国特許庁(JP)

10 特許出額公開

# 母公開特許公報(A) 昭61-222262

G 11 C 17/00 1 0 1 6549-5B H 01 L 27/10 6655-5F	<pre>⑤Int_Cl,⁴ H 01 L 29/78</pre>	識別記号	庁内整理番号 7514-5F	<b>②公開</b>	昭和61年(1986)10月2	日
		101	6549—5B 6655—5F	客查請求 有	発明の数 1 (全 4頁	)

砂発明の名称 半導体画像記憶装置

②特 顧 昭60-62102

❷出 顧 昭60(1985)3月28日

母 明 者 字 佐 美 俊 郎 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

**旬出 顧 人 株 式 会 社 東 芝 川崎市幸区堀川町72番地** 

②代 選 入 弁理士 鈴江 武彦 外2名

#### 明 柏 🖶

#### 1. 発明の名称

#### 半导体医鼻配性囊管

## 2. 特許蓄米の範囲

野液ゲートおよび制御ゲートを有する不須発性 メモリセルを用いた半導体記憶装置において、評 遂ゲートおよび制御ゲートを貫通し基板表面に選 するような光過路を設け、この光源整を通じて基 板表面に光が照射できるように表成したことを特 数とする半導体解離記憶装置。

#### 3. 発明の許綱な説明

#### 【発明の技術分野】

この発明は直接情報を搭載する平等体配金装置に係り、特に施便に審負債組を不存足性配金装置に終めてき、必要時には再算き込みが可能な半準体調量記憶装置に関する。

## [ 発明の在初的背景とその異態点]

安果、新聞情報を記憶し、その一部を書き直す ことが写像な画筆記憶システムとしては無4点に 示すようなものがよく知られている。このシステ

このようなシステムにおける衝換機能の一部を を換えは、ペクタ・ジェネレータ3を通じてフレ ーム・パッファ4内の行と列を選択してセル情報 の言を換えを行なうことによって達成される。

ところが、このシステムでは函数資金を得るために海峡なデジタイザや開発を定が必要であり、

## 特別昭61-222282 (2)

システム全体の価格が真領となる欠点がある。

また、システムの記憶質にはデジタイザや複雑 桜間から供給される呼ぶ列化された信号をフレー ム・パッファ4に自己込む集作が必要であり、ま たは磁気ディスク等に圧に直急情報が記録されて いるような場合にもこの包号を読み出してフレー ム・パッファ4に書き込む集作が必要となる。し かしながら、この書き込み差をの誘当てはダイナ ミックRAMにとっては比較的国重であり、必ず 使み出し勝葉の合調をぬって行なわなければなら ない。このため、特に大容量化されたダイナミッ クRAMを用いた場合には、実き込みの無字が保 下するという欠点がある。例えば老派分解他が 1280×1024番末でリフレッシュ・レートが60mの フレーム・パッファ 4 を 18K ピットのダイナミァ クRAMで視点する場合に情報の書き込みに使用 できる時間がサイクル背景全体の80%であるのに 対し、84Kピットの実施技化されたダイナミック RAM そ 32値使用して異点した場合にはその比率 が30%にまで低下してしまう。今頃、ダイナミッ クRAMは火柴級化の方向にあり、このため運像 メモリとしては特殊な素子を要求する拡発になっ てしまう。

また、現在ではフレーム・パッファに対する情報の書き込み時間が問題となっているが、将来、本常に高端のサイクル時間を持つダイナミックRAMが出現したとしても、データ・パス1を介して時景列化された製像質報の書き込みを行なうことは時間的に効率が置いと考えられる。

#### [見馬の目的]

この発用は上記のような事情を考慮してなされたものでありその日的は、画無情報の電気的な誰 さ込みが必要なく、値便でしかも公復に課収することができる事場は当象記憶設置を提供することにある。

## [発明の世長]

上記のような目的を選成するためこの発明の半 等体画数記憶装製にあっては、が変ゲートおよび 誘導ゲートを有する不変発性メモリセルを用いた 半線体記憶装置において、浮声ゲートおよび制御

ゲートを貫通し基板表面に連するような光源原を 設け、この光速能を通じて基板表面に無射される 光の独さに対応してその存進ゲートに電子を注入 せしめ、そのしさい値電圧を散えることにより表 合情報の配値を行なわせるようにしている。

## 【発明の実施表】

以下、西西を参照してこの発表の一貫主義を取引する。

そしてこの支属候器型では、上記メモリセルアレイ11を構成する各メモリセルが追沈のものとは異なり、それぞれ第2回に示すように暴成されている。すなわち、第2回(a)は各メモリセルの東子構造を示す新聞配であり、第2回(おいて21は例えばP型の半導体基底であり、この基板21

# **芬原昭61-222262(3)**

がフィールド絶縁第22で分岐されている第子領域 23に は n \* 型のソース、ドレイン 領域 24、25が 形 成されている。さらに上記ソース、ドレイン領域 24、25右互筆のチャネル領域上には、ゲート絶景 歳26を介して、例えばリン年の不利物がドーフさ れている多枯品シリコンからなり電気的に浮運状 娘にされた手道ゲート電視27が形成されている。 さらにこの辞遊ゲート電話27上にはゲート絶罪頭 28を介して、リンギの不能物がドープされている 多路盆シリコンによって供店された朝野ゲート電 紙29が形成されている。そしてこれら制御ゲート 宣表で9、ゲート絶殺点で8、存効ゲート電板で7から たる多国政権法のほぼ中央には、この多国政権法 を重遇する例えば一辺が14程度の寸法にされた 四角形状の週孔30が形成されており、この選孔30 は光を困済するシリコン第七揆等の絶疑策によっ て無たされている。

このような構成のメモリセルは上記送孔30が光 遊話を形成し、セル上面に展開された光はこの遊 孔30を介して基框21の支面に測造する。

機成することができる。しかも、先を用いて二次元的に函数を書き込むので、任来のように電気的にかつ行と判を指定して舞き込む場合に比較して まき込みに受する時間は大幅に短額される。

おらにこのようなEPROM型の記憶装置は詳 ガゲート電優27が絶縁論によって電気的に呼波状態にされているので、一度自己込まれた情報は第 去を行なりをい思り不算発的に保持される。また 情報の構会は通常のEPROMと関係に繁分権を 同似することにより行なえるので、要条情報を含 由に写真も書き定えることができる。

ところで、上記第2回のような構成のメモリセルは満常のEPROMと同様にして存置ゲート電腦29を形成した後、反応性イオン・エッチング(RIE)技術によるエッチングを施して上記通孔30を形成し、このそ、パッシベーションを行なうことによって過孔30を始級で満たすことにより容易に構成することができる。

第3回はこの発明の応用例を示すものであり、

ここでいま、上記第2数のような無成のメモリ セルにおいて、ソース、ドレイン気味24、25時に 所定のパイアス電圧を印加し、制御ゲート電機29 に真電圧、例えば+15Vの電圧を印加した状器で 光を設制したとする。すると理制された光により 基板21内には電子、花孔対が発生し、このうちの 世子が上記拝定ゲート電板27に推査される。この とき、このメモリセルのしきい質電圧は元の低い 彼から上昇する。他方、光を照射しない場合には 世子、正孔弁は発生せず、このメモリセルのしき い複雑氏は元の性い質のままにされる。従って、 例えばしきい 歯電圧が上昇したときを "1" レベ ル、世生せず元のままの状態を"〇"レベルと景 走し、第1回の記憶装置のメモリセルアレイ11に 対して直発情報を含む光を薫引すれば、この首を 情報は各メモリセルにおいて "~~" レベルもしく は"0"レベルの情報として記憶される。

上記実施例の記憶管理を用いれば、従来のよう に実質なディッタイザや最高装置を用いずに前他 情報を記憶させることができる。このため安価に

第1 図のような記憶破産を用いてご書記載、表示システムを表示した場合のプロック協である。因れていて11はこの発明に集る配性を置てあり、光の配針によって調整性をが記憶される。この記憶をおけたを発展を持ち、からようで、クェアッグ・フェアル42を強して抑度の出して表示される。なお、45はプロセッケ、45はデータバスである。

# 特別昭61~222262 (4)

さらに上記支施例答置は一番独分のみを記憶する場合のものであるが、これは第2回に示すような記憶被重を被散発用いて複数函数を記憶するような様点にしてもよい。


#### [発明の効果]


以上説明したようにこの発明によれば、裏条値 何の電気的な歯を込みが必要なく、値径でしかも 安値に表成することができる平準体質機能を装置 を提供することができる。

#### 4、 図数の値単な説明

ボ1回はこの発味の一変施制の示すアロック機、 第2回は上記支護祭養質の一部を具体的に示す版 間面およびパターン平面側、第3回はこの発明の 応用例の根点を示すアロック菌、第4回は任業基 質のアロック菌である。

11ーメモリセルアレイ、12〜ロウ・デコーダ、
13〜カラムゲート回答、14〜出力パッファ、
15〜カラム・デコーダ、16〜アドレス・パッファ、
17〜別得回答、27〜デ連ゲート電板、29〜別野ゲート電板、30〜選孔。





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.